Fraunhofer IPMS stellt 10G TSN Endpoint IP Core vor

Deterministisches High-Speed-Ethernet wird zunehmend zur Schlüsselanforderung in der Automobilelektronik, Industrieautomation und in sicherheitskritischen Systemen. Steigende Sensordatenmengen und zentralisierte Rechnerarchitekturen erfordern höhere Bandbreiten bei gleichzeitig exakt vorhersehbarem Zeitverhalten. Das Fraunhofer-Institut für Photonische Mikrosysteme IPMS adressiert diese Anforderungen mit einem neuen 10G TSN Endpoint IP Core für Echtzeit-Ethernet-Netzwerke mit Datenraten bis zu 10 Gbit/s.

Der 10G TSN Endpoint (EP) erweitert das bestehende Portfolio an Time-Sensitive Networking (TSN) IP Cores von Fraunhofer IPMS. Im Vergleich zu den bisherigen 1G TSN IP Cores erhöht die neue Lösung den Datendurchsatz um den Faktor zehn und gewährleistet dabei weiterhin deterministisches Netzwerkverhalten. Sie ist für Anwendungen ausgelegt, die maximale Bandbreite, Synchronisationsgenauigkeit im Nanosekundenbereich sowie zuverlässige zeitgesteuerte Datenübertragung erfordern.

Zeitsynchronisation im Nanosekundenbereich
Der 10G TSN-EP IP Core implementiert eine hardwarebeschleunigte Zeitsynchronisation gemäß IEEE 802.1AS-2020 (gPTP). Dadurch wird eine Synchronisationsgenauigkeit von unter 10 Nanosekunden innerhalb von Ethernet-Netzwerken erreicht und eine stabile Zeitbasis auch bei hohen Datenraten sichergestellt.

Unterstützt werden zentrale TSN-Standards wie IEEE 802.1Qav (Audio/Video Traffic Shaping), IEEE 802.1Qbv (zeitgesteuerte Übertragung), IEEE 802.1Qci (Per-Stream-Filterung und -Policing) sowie IEEE 802.1CB (Frame Replication and Elimination for Reliability, FRER). Diese Mechanismen ermöglichen deterministische Latenzsteuerung, Bandbreitenreservierung und fehlertolerante Datenübertragung in Hochgeschwindigkeits-Ethernet-Netzwerken.

Unterstützung für FPGA- und ASIC-Integration
Zur Beschleunigung der Implementierung stellt Fraunhofer IPMS Linux-Treiberpakete und Referenzdesigns bereit. Diese unterstützen natives XGMII sowie gängige 10G-Schnittstellen wie 10G-BASE-R, SFI und XFI, die beispielsweise auf AMD-Xilinx-FPGA-Plattformen eingesetzt werden.

Der 10G TSN-EP IP Core ist für bewährte FPGA- und ASIC-Zielplattformen ausgelegt und ermöglicht die Integration in kundenspezifische Hardwarearchitekturen bei verkürzter Entwicklungszeit. Referenzimplementierungen tragen dazu bei, Designzyklen zu verkürzen und die Markteinführung von Echtzeit-Ethernet-Lösungen zu beschleunigen.

Einsatzbereiche in Automotive und Industrie
In modernen Fahrzeugnetzwerken kann der 10G TSN-EP IP Core als deterministisches Backbone für Fahrerassistenzsysteme (ADAS), Infotainment-Domänen und zentrale Fahrzeugrechner dienen. Hohe Bandbreite in Kombination mit präziser Zeitsynchronisation unterstützt Sensorfusion und den Transport hochauflösender Videodaten.

In Sensornetzwerken ermöglicht der IP Core eine verlustarme und jitterarme Übertragung von Video-, Radar- und Lidardaten, auch bei gleichzeitiger Multistream-Verarbeitung. In der Industrieautomation unterstützt er skalierbare Echtzeit-Ethernet-Netzwerke für synchronisierte Antriebe, Robotik und bildverarbeitende Produktionslinien. Vorhersehbare End-to-End-Latenzen erhöhen die Betriebssicherheit komplexer Fertigungsanlagen.

Ausbau zu Hochgeschwindigkeits-TSN-Architekturen
Mit dem 10G TSN Endpoint legt Fraunhofer IPMS nach eigenen Angaben den Grundstein für eine neue Generation von High-Speed-TSN-IP-Cores. Im Rahmen des CeCas-Förderprojekts entwickelt das Institut eine Hochleistungsrechnerplattform für hochautomatisierte Fahrzeuge und untersucht 25G-TSN-Lösungen.

Neben dem 10G TSN-EP IP Core befinden sich ein 10G TSN Switched Endpoint sowie ein 10G TSN Switch in Entwicklung und sollen noch in diesem Jahr verfügbar sein.

www.ipms.fraunhofer.com