ZF präsentiert skalierbare I/O-Interface-Chiparchitektur für nächste Generation von ADAS und automatisiertem Fahren

ZF hat eine neue I/O-Interface-Chiparchitektur vorgestellt, die Hochleistungsrechner für Advanced Driver Assistance Systems (ADAS) und automatisiertes Fahren (AD) neu definiert. Die gemeinsam mit SiliconAuto entwickelte Lösung wurde auf der Embedded World (Mar. 10 to 12), 2026 in Nürnberg präsentiert.

Im Zentrum der Innovation steht eine modulare, chipletfähige Architektur, die eine skalierbare und kosteneffiziente Alternative zu herkömmlichen monolithischen System-on-Chip-(SoC)-Lösungen darstellt. Die Plattform kombiniert einen neu entwickelten I/O-Interface-Chip mit dem XMotiv™ M3 Mikrocontroller von SiliconAuto, der als dedizierter Sicherheitscontroller fungiert.

Leistungsstarke Sensorintegration und -verarbeitung
Der neue I/O-Interface-Chip integriert zentrale automotive Sensor-Interface-IP sowie Vorverarbeitungsfunktionen, darunter latenzarme Bildsignalverarbeitung (ISP) für Kameras und On-Chip-Radar-Signalverarbeitung.

Der Chip ist eng mit dem XMotiv™ M3 Mikrocontroller gekoppelt, der sicherheitskritische Funktionen wie schnellen Systemstart, Power-Sequencing, Taktsteuerung und Reset-Überwachung übernimmt. Gleichzeitig bleibt die Architektur unabhängig vom bevorzugten Performance-SoC des OEM, da standardisierte Hochgeschwindigkeitsschnittstellen wie PCIe und Ethernet genutzt werden.

Skalierbarkeit von Einstiegs- bis Premiumfahrzeugen
Die Lösung ist für eine breite Palette von Fahrzeugplattformen ausgelegt – von Einstiegs-ADAS-Systemen bis hin zu Premium-Anwendungen für automatisiertes Fahren. Durch die Auslagerung der Sensor-Datenerfassung und -Vorverarbeitung wird die zentrale Recheneinheit entlastet, sodass sich das Performance-SoC auf Wahrnehmungs- und Fahrfunktionen konzentrieren kann.

Zudem reduziert die Architektur den Energieverbrauch, indem Datenübertragungen zum DDR-Speicher minimiert und Taktfrequenzen optimiert werden. Der I/O-Interface-Chip unterstützt außerdem die Integration aktueller stromsparender KI-Inferenz-Engines.

Modulares Design für maximale Flexibilität
Im Vergleich zu klassischen HPC-Architekturen bietet die Lösung von ZF und SiliconAuto:

Diese Eigenschaften ermöglichen einen klaren Skalierungspfad von einfachen Fahrerassistenzsystemen bis hin zu SAE-Level-4-Automatisierung.

Auf dem Weg zu einem offenen Chiplet-Ökosystem
Die Weiterentwicklung der Plattform fokussiert sich auf die Integration offener Die-to-Die-Standards wie UCIe. Ziel ist es, den I/O-Interface-Chip zu einem vollständig standardkonformen Chiplet weiterzuentwickeln. Dadurch können OEMs künftig Rechenleistung, KI-Funktionen und I/O-Komponenten flexibel kombinieren und unabhängig voneinander aktualisieren.

Beitrag zu Nachhaltigkeit und technologischer Souveränität
Das Projekt wurde vom German Federal Ministry for Education, Research and Space im Rahmen des Programms ZuSEKI-mobil gefördert, das auf die Entwicklung sicherer, vertrauenswürdiger und nachhaltiger Mikroelektronik in Europa abzielt.

Der modulare Chiplet-Ansatz trägt dazu bei, die Lebensdauer von Hochleistungsrechnern zu verlängern, den Energieverbrauch zu senken und die Entwicklung klimafreundlicher Mobilitätslösungen zu unterstützen. Gleichzeitig stärkt er die technologische Wettbewerbsfähigkeit Europas im Bereich der automobilen Elektronik.

Redigiert von Maria Brueva, Redakteurin bei Induportals – Inhalt mit Unterstützung von KI angepasst.

www.zf.com