Fortschritte bei Leistungs-MOSFETs für hocheffiziente Schaltnetzteile

Der TPHR6704RL nutzt den neuesten U-MOS11-H-Prozess, um Leitungs- und Schaltverluste in Hochfrequenzanwendungen zu reduzieren, darunter Stromverteilungseinheiten in Rechenzentren, DC-DC-Wandler und Motorsteuerungen. Diese Weiterentwicklung adressiert die steigende Nachfrage nach hocheffizienter Spannungsregelung in Umgebungen, in denen Wärmeabfuhr und elektromagnetische Störungen (EMI) zentrale Designbeschränkungen darstellen.

Technische Optimierung durch den U-MOS11-H-Prozess
Der Übergang zum U-MOS11-H-Fertigungsprozess ermöglicht eine deutliche Reduzierung des Drain-Source-Einschaltwiderstands (RDS(ON)). Der TPHR6704RL weist einen typischen RDS(ON) von 0,52 mΩ bei einer Gate-Source-Spannung (VGS) von 10 V auf, mit einem maximalen Wert von 0,67 mΩ. Im Vergleich zum Vorgängermodell auf Basis des U-MOS IX-H-Prozesses (TPHR8504PL) entspricht dies einer Reduzierung des Widerstands um 21 %.

Neben den statischen Leitungsverlusten verbessert das Bauelement auch die dynamische Performance durch reduzierte Ladungsparameter. Die typische Gesamt-Gateladung (Qg) beträgt 88 nC, während die Gate-Schaltladung (QSW) bei 24 nC liegt. Diese Werte führen zu einer Verbesserung des RDS(ON) × Qg Figure-of-Merit (FoM) um 37 %. Ein niedrigerer FoM steht für ein effizienteres Verhältnis zwischen Leitungs- und Schaltverlusten, was für die Aufrechterhaltung hoher Wirkungsgrade in schnellen Schaltanwendungen entscheidend ist.

Thermisches Management und Stromtragfähigkeit
Industrielle Anwendungen und Rechenzentren erfordern einen stabilen Betrieb unter hoher Last. Der TPHR6704RL unterstützt einen Drainstrom (ID) von bis zu 420 A. Zur Beherrschung der bei diesen Strömen entstehenden Wärme weist das Bauelement einen thermischen Widerstand vom Kanal zum Gehäuse von 0,71 °C/W bei 25 °C auf.

Die maximale Kanaltemperatur (Tch) ist mit 175 °C spezifiziert, was einen erweiterten Betriebsbereich für Komponenten in digitalen Lieferketten, industriellen Umgebungen oder hochdichten Server-Racks ermöglicht. Darüber hinaus minimiert das MOSFET-Design Spannungsspitzen zwischen Drain und Source während der Schaltvorgänge, was direkt zur Reduzierung von EMI beiträgt, ohne umfangreiche externe Filtermaßnahmen zu erfordern.

Integration und Verifikationswerkzeuge
Das Bauelement ist im SOP-Advance-(N)-Gehäuse untergebracht und bleibt kompatibel mit bestehenden SOP-Advance-Footprints, wodurch direkte Upgrades auf Leiterplattenebene möglich sind. Zur Unterstützung der Integration stellt Toshiba zwei Stufen von Simulationsmodellen bereit. G0-SPICE-Modelle ermöglichen eine schnelle funktionale Verifikation, während hochpräzise G2-SPICE-Modelle für detaillierte Analysen von Transienten- und Schaltverhalten vorgesehen sind. Diese Werkzeuge erlauben es Entwicklern, Wirkungsgrad und thermisches Verhalten bereits vor der physischen Prototypenerstellung zu berechnen.

Vergleichende Leistungsanalyse
Im Kontext von 40-V-Leistungs-MOSFETs positioniert sich der TPHR6704RL gegenüber etablierten Lösungen der U-MOS IX-H-Serie. Das zentrale Differenzierungsmerkmal ist die 37%ige Reduzierung des RDS(ON) × Qg Figure-of-Merit. Während die vorherige Generation eine solide Basis für industrielle Schaltanwendungen bot, zielt der U-MOS11-H-Prozess gezielt auf die Reduzierung parasitärer Parameter ab, die bislang die Schaltfrequenz und thermische Effizienz bei Bauelementen im Sub-Milliohm-Bereich begrenzten.

Bearbeitet von Evgeny Churilov, Induportals Media – adaptiert durch KI.

www.toshiba.de