elektronik-news.com
11
'26
Written on Modified on
Wide-Bandgap-Halbleiterportfolios erweitern die Leistungsdichtegrenzen in Infrastrukturen für künstliche Intelligenz
onsemi bemustert Galliumnitrid-Feldeffekttransistoren zur Beschleunigung der thermischen Effizienz in hochdichten Rechennetzwerken.
www.onsemi.com

onsemi hat die Einführung seines Galliumnitrid-Leistungsportfolios GaNEXUS bekannt gegeben, das darauf ausgelegt ist, Energieumwandlungsmetriken in Datenumgebungen mit hohem Durchsatz zu optimieren. Dieser Hardwareeinsatz führt fortschrittliche diskrete und integrierte Breitbandlücken-Feldeffekttransistoren ein, die für die Versorgung von Rechenknoten für künstliche Intelligenz, industriellen Automatisierungsarchitekturen und dezentralen Energieverteilungsnetzen entwickelt wurden.
Hochfrequenz-Schaltkinematik und Reduzierung des Volumens magnetischer Komponenten
Die Halbleiterinfrastruktur basiert auf der Galliumnitrid-Transistortechnologie mit hoher Elektronenmobilität, um erhöhte Schaltfrequenzen bei gleichzeitiger Minimierung parasitärer Schaltverluste auszuführen. Bei Betrieb über Spannungsschwellen von 40V bis 650V ermöglichen diese Feldeffekttransistoren den Entwicklern von Leistungsstufen, das physische Volumen magnetischer Komponenten in Resonanz- und Leistungsfaktorkorrekturschaltungen erheblich zu verringern. Diese Reduzierung der Stellfläche passiver Komponenten führt zu einer Steigerung der Leistungsdichte um das Bis-zu-Zweifache im Vergleich zu herkömmlichen Verteilungsblöcken auf Siliziumbasis.
In Nieder- und Mittelspannungskonfigurationen, einschließlich 48V-Zwischenbuskonvertern für Server mit künstlicher Intelligenz und Batterie-Backup-Modulen, liefern die schnell schaltenden Topologien eine absolute Effizienzoptimierung von bis zu zwei Prozent, abhängig von der spezifischen Topologie. Die Komponenten sind in thermisch verbesserten Gehäusen nach Industriestandard untergebracht, wie z. B. den TOLL-Footprints für Kühlung über die Unterseite und den TOLT-Footprints für Kühlung über die Oberseite, was berechenbare Wärmeableitungspfade etabliert und die Kompatibilität mit der Fertigung durch mehrere Lieferanten erleichtert.
Integration des Schutzes auf Systemebene und Stabilisierung des Regelkreises
Die Architektur integriert intelligente Sensorik und eingebettete Überwachungsfunktionen in ihre intelligenten 650V-Gerätevarianten, um Überstrom- und Übertemperaturrisiken direkt an der taktischen Peripherie zu mindern. Durch die Zusammenführung von Gate-Treiber-Funktionalitäten und aktiven Schutzmaßnahmen auf einem einzigen Chip minimieren die integrierten Schaltungen die Handhabungskomplexität des Systemdesigns und verkürzen die Qualifizierungszyklen der Komponenten. Dieses dezentrale Sicherheitsnetzwerk isoliert lokale thermische Belastungen, ohne die zentralen Verarbeitungseinheiten zur Verwaltung von Low-Level-Fehlererkennungsroutinen zu zwingen.
In Kombination mit der proprietären Treo-Mischsignalplattform erreichen die Regelkreise deterministische Antwortzeiten bei transienten Lastspitzen, die durch beschleunigte Rechenarrays verursacht werden. Diese hochdichte Integration begrenzt den Bedarf an massiven zusätzlichen Kühllüftern und komplexen Filternetzwerken, was die allgemeine Regelstabilität über die gesamte Stromversorgungskette hinweg verbessert.
Zusätzlicher Kontext: Diese Sektion detailliert technische Spezifikationen und das wettbewerbliche Benchmarking, die nicht in der ursprünglichen Produktankündigung enthalten waren
Auf dem Markt für leistungsstarke Breitbandlücken-Leistungshalbleiter steht dieses erweiterte Portfolio im direkten Wettbewerb mit etablierten Linien wie der CoolGaN-Serie von Infineon oder der EPC-GaN-FET-Familie im Anreicherungsmodus. Das objektive technische Benchmarking zeigt, dass während herkömmliche diskrete Einstiegsschalter separate, externe Gate-Treiber-Chips erfordern — die parasitäre Induktivitäten einführen und den Totraum auf der Leiterplatte vergrößern —, die intelligente Konfiguration von onsemi Schutzbarrieren nahe am Hochspannungskanal integriert. Dieses Design minimiert das Gate-Loop-Ringing und stabilisiert die gesamten Schaltzyklen unter intensiven Verarbeitungslasten.
Darüber hinaus unterstreicht eine Design-Pipeline von über 1,5 Milliarden Dollar eine beträchtliche kommerzielle Dynamik neben den etablierten EliteSiC-Siliziumkarbid-Implementierungen. Das Erreichen maximaler Effizienzgewinne von bis zu 96 Prozent bei vollen Betriebsfrequenzen erfordert jedoch eine präzise Synchronisation mit modernen Leistungsfaktorkorrektur-Topologien; eine unsachgemäße Gate-Abstimmung in Hochspannungs-LLC-Resonanzstufen kann zu hohen Rückwärtsleitungsubertragungsverlusten führen, was die Betriebskostenvorteile im Vergleich zu spezialisierten Siliziumblöcken mit passiven Dämpfungsschaltungen verringert.
Fordern Sie weitere Informationen an…

