Multi-Architektur-Compiler integriert RISC-V-Automobilprozessoren

HighTec EDV-Systeme hat die Compiler-Unterstützung für Infineons Next-Generation AURIX RC1-Mikrocontrollerfamilie veröffentlicht. Die HighTec Embedded AI, Rust und C/C++ Entwicklungsplattform für RISC-V integriert gerätespezifische Compiler-Optionen, die für die Pipeline-Ausführung und die Reduzierung der Codegröße optimiert sind, und zielt auf sicherheitskritische Anwendungen in softwaredefinierten Fahrzeugen (SDVs) und Edge-AI-Systemen ab.

Konsolidierung von Automobildomänen mit RISC-V
Der Übergang zu softwaredefinierten Systemen erfordert eingebettete Computerplattformen, die zu einer hohen Echtzeitleistung fähig sind und gleichzeitig strenge Standards für funktionale Sicherheit und Cybersicherheit einhalten. Die AURIX RC1-Architektur basiert auf einer RISC-V-Multicore-Grundlage, die Mikrocontroller über mehrere Automobildomänen hinweg standardisieren soll. Die Plattform reicht von konventionellen MCUs bis hin zu geplanten hybriden MCU/MPU-Geräten mit 64-Bit-Verarbeitung, was die Konsolidierung von Funktionen innerhalb zentraler Fahrzeugcomputer und zonaler Controller erleichtert. Die Hardwarearchitektur umfasst bis zu zwölf 32-Bit-Rechenkerne, eine verbesserte Parallel Processing Unit (PPU) für die Edge-AI-Ausführung und bis zu 40 MB Embedded-Speicher.

Zur Unterstützung dieses Siliziums ist die LLVM-basierte HighTec-Compiler-Toolchain nach ISO 26262 bis ASIL D für funktionale Sicherheit qualifiziert und erfüllt die Cybersicherheitsanforderungen nach ISO/SAE 21434. Die Toolchain ermöglicht eine hybride Softwareentwicklung und erlaubt es Ingenieuren, Legacy-C/C++-Code mit speichersicherem Rust zu kombinieren. Darüber hinaus umfasst der Compiler geplante Embedded-AI-Funktionen, um trainierte Machine-Learning-Modelle direkt in optimierten Code für die Parallel Processing Unit zu kompilieren.

Virtuelles Prototyping und Ökosystem-Integration
Um die Softwareentwicklung vor der Verfügbarkeit von Hardware zu beschleunigen, hat HighTec seine C/C++-Plattform in das virtuelle Prototyping-Bundle DRIVECORE RISC-V integriert. Dieses Softwarepaket enthält das Synopsys Virtualizer Development Kit (VDK), die Debugging-Tools Lauterbach TRACE32, Peripherietreiber und eine FreeRTOS-Implementierung. Dies ermöglicht Early Adoptern, sofort mit der Softwaremigration und -validierung zu beginnen.

Der Multi-Architektur-Ansatz von HighTec ermöglicht es Entwicklern, eine konsistente Toolchain im gesamten breiteren Portfolio von Infineon beizubehalten, einschließlich der Familien AURIX, TRAVEO und PSOC. Laut Mario Cupelli, CTO der HighTec EDV-Systeme GmbH: „Unsere sicherheits- und security-qualifizierten C/C++- und Rust-Toolchains ermöglichen es Kunden zusammen mit unserer geplanten Embedded-AI-Unterstützung, Hardware und Software zu skalieren, vorhandenen Code wiederzuverwenden und robuste und effiziente sicherheitskritische Anwendungen zu entwickeln.“

Zusätzlicher Kontext
Dieser Abschnitt enthält technische Spezifikationen und wettbewerbsbezogene Benchmarks, die in der ursprünglichen Pressemitteilung nicht enthalten waren.

Auf dem Markt für Automobil-Compiler für RISC-V-Architekturen konkurriert HighTec hauptsächlich mit Green Hills Software (MULTI IDE und optimierende Compiler), IAR Systems (IAR Embedded Workbench für RISC-V) und Tasking. Das kompetitive Benchmarking in diesem Sektor bewertet die ISO 26262 ASIL D-Zertifizierung, die Codedichte und Optimierungen der Ausführungsgeschwindigkeit, die spezifisch für die RISC-V Instruction Set Architecture (ISA) sind.

Während für RISC-V quelloffene GCC- und LLVM-Toolchains existieren, differenzieren sich kommerzielle Compiler wie HighTec und IAR durch strenge Qualifikationen für die Automobilsicherheit und proprietäre Optimierungen für spezifische Silizium-Implementierungen. Beispielsweise bieten sowohl IAR als auch HighTec ASIL D-Zertifizierung und Unterstützung für die RV32- und RV64-ISAs. Die explizite Integration von Rust durch HighTec – eine Sprache, die zunehmend von Automobil-OEMs aufgrund ihrer Speichersicherheitsgarantien vorgeschrieben wird – bietet jedoch einen deutlichen Vorteil gegenüber Legacy-Toolchains, die sich zur Verhinderung von Speicherlecks und Pufferüberläufen ausschließlich auf statische C/C++-Analysen (wie MISRA C) verlassen. Darüber hinaus adressiert die Integration der Edge-AI-Modellkompilierung direkt in die Toolchain die wachsende Anforderung, neuronale Netze auf dedizierten MCU-Coprozessoren auszuführen, und konkurriert mit separaten AI-Bereitstellungs-Frameworks wie STM32Cube.AI von STMicroelectronics.

Bearbeitet von Aishwarya Mambet, Induportals-Redakteurin, mit Unterstützung von KI.

www.hightec-rt.com