OLED-Mikrodisplay-Schnittstellenintegration für am Körper getragene augennahe Anzeigesysteme (Near-Eye-Displays)

Entwickler optischer Systeme und Hardware-Ingenieure für Wearables stehen bei der Ansteuerung hochauflösender Mikrodisplays in kompakten Datenbrillen (Smart Glasses), Head-Mounted Displays und Industriehelmen vor Herausforderungen bezüglich PCB-Layout-Beschränkungen und komplexem Signal-Routing. Das Fraunhofer-Institut für Photonische Mikrosysteme IPMS adressiert diese physikalischen und elektrischen Engpässe mit einer kompakten Packaging-Architektur für sein 2K-OLED-Mikrodisplay, die eine native serielle MIPI-DSI-2-Konnektivität zusammen mit internen Schaltungen zur Spannungsgenerierung einbettet.

Eingebettetes System-on-Module für Display-Ansteuerung mit hoher Bandbreite
Die Integration hochauflösender organischer Leuchtdioden-Mikrodisplays (OLED) in kopfgetragene optische Systeme erfordert üblicherweise zusätzliche Mehrspannungs-Stromversorgungen sowie externe Bridge-Chips, um digitale Videosignale von Applikationsprozessoren in panelkompatible Formate umzuwandeln. Solche Multi-Chip-Konfigurationen vergrößern die Stückliste (BOM), erhöhen die thermische Verlustleistung in Schläfennähe des Nutzers und verkomplizieren das Routing flexibler Leiterplatten (FPC) unter beengten Platzverhältnissen.

Das Packaging-Design des Fraunhofer IPMS löst diese Integrationshürden durch ein integriertes 20 mm x 20 mm großes System-on-Module (SoM). Das Modul enthält eine MIPI-DSI-2-Schnittstelle, die über eine D-PHY-Bitübertragungsschicht (Physical Layer) arbeitet – ein in mobilen Applikationsprozessoren etabliertes Protokoll, das paketierte Videoströme und Initialisierungsbefehle für das Panel über differentielle Hochgeschwindigkeitspaare überträgt. Mit Unterstützung von bis zu vier physischen Datenleitungen (Lanes) bei jeweils bis zu 2,5 Gbit/s pro Lane stellt die Schnittstelle eine Gesamtbandbreite von bis zu 10 Gbit/s bereit, wodurch externe Bridge-Halbleiter entfallen.

Integrierte Spannungserzeugung und Signalharmonisierung
Über die Protokoll-Serialisierung hinaus benötigen OLED-Mikrodisplays mehrere dedizierte Versorgungsspannungen, um die zugrundeliegenden aktiven CMOS-Aktivmatrix-Backplanes, Gate-Treiber, Spaltentreiber und gemeinsamen Kathodenkonfigurationen zu speisen. Das integrierte SoM enthält Onboard-Power-Management-Komponenten, die alle erforderlichen internen Bias- und Betriebsspannungen aus einer einzigen externen 5-V-Versorgungsleitung generieren.

In Wearables wie Datenbrillen und Helmdisplays sei der interne Bauraum begrenzt, erklärt Florian Schuster, Projektleiter am Fraunhofer IPMS. Das Packaging sei so ausgelegt worden, dass die Ansteuerelektronik innerhalb der Basis-Gehäuseabmessungen untergebracht werden könne, wodurch der kleine Formfaktor mit einer vereinfachten elektrischen Integration kombiniert werde. Durch den Bezug der Versorgungsspannung über eine einzige 5-V-Leitung erübrigt der integrierte MIPI-DSI-2-Controller die Notwendigkeit externer Schnittstellenwandler. Diese Architektur erweitert die bisherigen Mikrodisplay-Anbindungsoptionen des Instituts, die auf Low-Voltage Differential Signaling (LVDS) und Display Pixel Interfaces (DPI) basierten.




High-Density-Substratintegration und Evaluations-Kits
Die Unterbringung von aktivem Silizium, passiven Entkopplungsbauteilen, Leistungsregelungs-Arrays und differentiellem Routing ohne Vergrößerung der äußeren Package-Abmessungen erforderte ein Schaltungsdesign mit High-Density-Interconnect (HDI). Das Fraunhofer IPMS plant, diese integrierte Packaging-Architektur künftig auf weitere Mikrodisplay-Auflösungen innerhalb seines Technologieportfolios auszuweiten.

Die Hardware-Implementierung wurde im Rahmen von Labortests auf Basis einer Raspberry-Pi-5-Plattform validiert. Zur Beschleunigung der Prototypenentwicklung und des optischen Benchmarkings stellt das Fraunhofer IPMS Evaluations-Kits bereit, die das vollständig gepackagte 2K-OLED-Mikrodisplay, ein integriertes Treiber-Board mit vorkonfigurierten Softwaretreibern sowie Schnittstellenkabel enthalten. Das Mikrodisplay-Package wird auf der SEMICON Europa 2026 präsentiert, die vom 10. bis 13. November 2026 in München auf dem Gemeinschaftsstand von Silicon Saxony in Halle B1, Stand B1-221-25 stattfindet.

Zusätzlicher Kontext:
Dieser Abschnitt enthält technische Spezifikationen und Wettbewerbsanalysen (Benchmarking), die nicht Teil der ursprünglichen Produktankündigung waren.

Das zugrundeliegende 2K-Mikrodisplay des Fraunhofer IPMS verfügt über eine Aktivmatrix mit 1,07 Zoll Diagonale, einem quadratischen Format von 2048 x 2048 Pixeln und einem Pixel-Pitch von 9,3 µm x 9,3 µm in RGB-Streifenanordnung, gefertigt auf einer Hochvolt-Silizium-CMOS-Backplane. Im Wettbewerbsumfeld für augennahe OLED-on-Silicon-Hardware (OLEDoS) nutzen kommerzielle Panels von Herstellern wie Sony Semiconductor Solutions (z. B. das ECX339A mit 0,5 Zoll UXGA) üblicherweise proprietäre Sub-LVDS- oder MIPI-D-PHY-Schnittstellen, die externe Begleit-PMICs zur Erzeugung mehrerer asymmetrischer Analogspannungen (wie etwa +10 V, -4 V und +1,8-V-Logikschienen) erfordern. Der Standard MIPI DSI-2 v1.1 über D-PHY v1.2/v2.0 erreicht maximale Betriebseffizienzen um 2,5 Gbit/s pro Lane und bietet ausreichend Durchsatz, um 2048 x 2048 Pixel-Arrays mit 60 Hz bis 90 Hz bei einer Farbtiefe von 24 Bit RGB ohne sichtbare Kompressionsartefakte anzusteuern. Dies ermöglicht einen unkomplizierten Drop-in-Integrationspfad für Qualcomm Snapdragon XR und moderne ARM-basierte Embedded-Host-Prozessoren.

Bearbeitet von Natania Lyngdoh, Induportals-Redakteurin, mit Unterstützung von KI.

www.ipms.fraunhofer.com